教學大綱與進度

課程基本資料：

學年期	課號	課程名稱	階段	學分	時數	修	教師	班級	人	撤	備註
112-2	331702	數位系統設計	1	3.0	3	★	譚巽言	電子四丙	5	0	電子三四乙、四丙合開

教學大綱與進度：

教師姓名	譚巽言
Email	sytan@ntut.edu.tw
最後更新時間	2024-05-22 12:32:34
課程大綱	1. 簡介； 2. 組合邏輯系統設計； 3. 標準組合邏輯模組； 4. 算術組合模組與網路； 5. 順序邏輯系統設計； 6. 標準順序邏輯模組； 7. RTL系統； 8. 資料及控制子系統； 9. 微處理器設計。 10.數位系統設計之原則與方法； 11.ASM (Algorithm StateMachine) Chart 之應用與序向邏輯方法：傳統式合成法、多工器控制法、One-Hot 法、ROM-Based 法； 12.ASIC所需之基本SSI/MSI元件； 13.使用SSI/MSI基本元件解決邏輯問題； 14.採用數位系統設計之原理與方法，利用ASIC之基本元件，再配合基本閘設計ALU、CPU控制器、中斷控制器、DMA控制器等IC元件； 15.Bit-Slice計算機設計； 16.微程式設計； 17.Hardwired CPU設計。
課程進度	Week 1 Fundamentals of Logic Design Week 2-3 Introduction to Verilog Week 4-6 Design Examples Week 7-8 Programmable Logic Devices Week 9 Middle term examination Week 10 State Machine Charts and Microprogramming Week 11-12 Floating-Point Arithmetic Week 13-14 Verilog simulation Week 15 Design with Field Programmable Gate Arrays Week 16 Design of a RISC Microprocessor Week 17 VLSI Realizations of Digital systems Week 18 Final term examination
評量方式與標準	Midterm Exam 100 points Final Exam 100 points Homework 100 points ---------------------------------- Final grade = Total / 3
使用教材、參考書目或其他	【遵守智慧財產權觀念，請使用正版教科書，不得使用非法影印教科書】 使用外文原文書：是 Textbook: Charles Roth, Lizy Kurian John, and Byeong Kil Lee, Digital Systems Design Using Verilog, International Edition, 2016, Cengage Learning References: 1. M. Morris Mano, Charles R. Kime, and Tom Martin, Logic and Computer Design Fundamentals, 5th Edition, 2016, Pearson Prentice Hall. 2. M. Morris Mano, M. D. Ciletti, Digital Design, 6th Ed., 2018, Pearson Prentice Hall.
課程諮詢管道	同學如有課程問題請 email: sytan@mail.ntut.edu.tw 課程其他資料將透過 Line 群組公布
課程對應SDGs指標
課程是否導入AI
備註	因應疫情可能會調整授課內容、授課方式、評分項目與配分。如果無法實體上 課，預定使用 Teams 於原定上課時間遠距上課，細節再另行公布。 同學如有課程問題請 email: sytan@mail.ntut.edu.tw 課程其他資料將透過 Line 群組公布