教學大綱與進度

課程基本資料：

學年期	課號	課程名稱	階段	學分	時數	修	教師	班級	人	撤	備註
112-1	320049	微算機系統	1	3.0	3	▲	張世豪 陳彥霖	資工二	73	0

教學大綱與進度：

教師姓名	張世豪　教師諮商時間(Office Hours)
Email	sh.chang@ntut.edu.tw
最後更新時間	2023-05-31 17:27:30
課程大綱	本課程接續計算機組織，介紹現今行動平台處理器之之組成原理與設計概念，並且結合VHDL硬體描述語言與FPGA實驗平台，修課同學可以學習如何使用FPGA平台自行設計處理器，並可應用於現代主流手機與手持裝置處理器架構分析與開發，與開發人工智慧AI相關處理器應用。
課程進度	Introduction to CAD Tools – VHDL Language (2 weeks) Combinational Logic Systems using VHDL (3 weeks) Synchronous Sequential Circuits and Finite State Machines using VHDL (3 weeks) Advanced Topics in VHDL Design (3 weeks) Design the Components of a Processor using VHDL (2 weeks) Design the Processor's Datapath and Control on FPGA system (3 weeks)
評量方式與標準	Lab Practices & Reports & Course Participation: 60% Finishing lab practice in the course time will get bonus scores. Midterm on-line exam: 20% Final Project: 20%
使用教材、參考書目或其他	【遵守智慧財產權觀念，請使用正版教科書，不得使用非法影印教科書】 使用外文原文書：是 David A. Patterson and John L. Hennessy, “Computer Organization and Design: The Hardware / Software Interface”, 5th Ed., Morgan Kaufmann, 2013. ISBN: 9780123744937, 東華書局代理. Lab. Materials 自編實驗講義教材 Major references
課程諮詢管道	授課教師email: sh.chang@ntut.edu.tw
課程對應SDGs指標
備註