教學大綱與進度

課程基本資料：

學年期	課號	課程名稱	階段	學分	時數	修	教師	班級	人	撤	備註
107-1	244148	數位系統	1	3.0	3	★	張明桑	電機三乙	22	4	限50人

教學大綱與進度：

教師姓名	張明桑
Email	mschang@mail.cpu.edu.tw
最後更新時間	2018-06-12 13:04:42
課程大綱	最佳化組合邏輯之演算法，可規劃邏輯元件，組合邏輯之VLSI設計，使用MSI與標準電路元件設計多層邏輯，使用閘陣列設計，循序邏輯之元件，循序邏輯之分析與合成，VLSI之設計與測試技巧，各種CALD軟體工具介紹。
課程進度	1.簡介 2.最佳化組合邏輯之演算法 3.可規劃邏輯元件 4.VHDL 語言 5.VHDL 語言 6.組合邏輯之VLSI設計 7.組合邏輯之VLSI設計 8.MSI與標準電路元件設計多層邏輯 9.期中考 10.循序邏輯之元件 11.循序邏輯之分析與合成 12.循序邏輯之分析與合成 13.VLSI之設計與測試技巧 14.VLSI之設計與測試技巧 15.CAD軟體工具 16.CAD軟體工具 17.微處理機架構 18.期末考
評量方式與標準	平時成績(含出席率,作業,期末報告) 40% 期中考 30% 期末考 30%
使用教材、參考書目或其他	【遵守智慧財產權觀念，請使用正版教科書，不得使用非法影印教科書】 使用外文原文書：是 Fundamentals of Digital Logic with VHDL Design, 3/e Stephen Brown
課程諮詢管道
備註