教學大綱與進度
課程基本資料:
學年期
課號
課程名稱
階段
學分
時數
修
教師
班級
人
撤
備註
105-2
228232
數位系統
1
3.0
3
★
謝祥圓
攜四電三
20
0
教學大綱與進度:
教師姓名
謝祥圓
Email
最後更新時間
2017-02-08 22:05:07
課程大綱
最佳化組合邏輯之演算法,可規劃邏輯元件,組合邏輯之VLSI設計,使用MSI與標準電路元件設計多層邏輯,使用閘陣列設計,循序邏輯之元件,循序邏輯之分析與合成,VLSI之設計與測試技巧,各種CALD軟體工具介紹。
課程進度
01). 02/25 - 課程概述與評分標準 CH1 – Review of Logic Design Fundamentals (1) 02). 03/04 - CH1 – Review of Logic Design Fundamentals (2) 03). 03/11 - CH1 – Review of Logic Design Fundamentals (3) 04). 03/18 - CH2 – Introduction to Verilog (1) 05). 03/25 - CH2 – Introduction to Verilog (2) 06). 04/01 - CH2 – Introduction to Verilog (3) 07). 04/08 - CH2 – Introduction to Verilog (4) 小考 08). 04/15 - CH3 – Introduction to Programmable Logic Devices 09). 04/22 - 期中考 10). 04/29 - CH4 – Design Example 11). 05/06 -四技二專統一入學測驗 12). 05/13 - CH5 – SM Charts and Microprogramming (1) 13). 05/20 - CH5 – SM Charts and Microprogramming (2) 14). 05/27 - CH6 – Designing with Field Programmable Gate Arrays 15). 06/03 - CH7 - Floating-Point Arithmetic 16). 06/10 - CH8 – Additional Topics in Verilog 小考 17). 06/17 - CH9 – Design of a RISC Microprocessor 18). 06/24 - 期末考
評量方式與標準
(1). 平常成績佔30% (含點名與小考等)。 a). 點名兩次(10%)。 b). 小考兩次(20%)。 (2). 期中考試佔35%。 (3). 期末專題佔35%。
使用教材、參考書目或其他
【遵守智慧財產權觀念,請使用正版教科書,不得使用非法影印教科書】
使用外文原文書:是
Charles Roth,”Digital Systems Design Using Verilog”,International Edition,CENGAGE Learning (蒼海圖書有限公司),2014年。(ISBN-13: 978-1-305-12074-7) 老師聯絡方式 yuanmadoka@gmail.com 或 hyhsieh@ntut.edu.tw
課程諮詢管道
備註