查詢教學大綱與進度

教學大綱與進度

課程基本資料：

學年期課號課程名稱階段學分時數修教師班級人撤備註

110-1 291254 數位系統 1 3.0 3 ★ 郭宏源電機三甲 40 3 ◎

學年期	課號	課程名稱	階段	學分	時數	修	教師	班級	人	撤	備註
110-1	291254	數位系統	1	3.0	3	★	郭宏源	電機三甲	40	3	◎

教學大綱與進度：

教師姓名郭宏源

Email hykuo@tsint.edu.tw

最後更新時間 2021-10-09 17:56:09

課程大綱最佳化組合邏輯與循序邏輯之演算法，可規劃邏輯元件，組合邏輯之VLSI設計，使用MSI與標準電路元件設計多層邏輯，使用閘陣列設計，循序邏輯之元件，循序邏輯之分析與合成，StateMachine設計與測試技巧，HDL語法介紹與實務設計。

課程進度 1. Review of Logic Design Fundamentals 2. Combinational Logic 3. CMOS Digital Logic Circuits 4. Mealy/Moore Sequential Circuit Design 5. Equivalent States and Reduction of State Tables 6. Sequential Circuit Timing 7. Programmable Logic Devices(PLD) 8. Field-Programmable Gate Arrays (FPGAs) 9. Midterm Exam. 10. Hardware Description Languages 11. VHDL & Verilog Modules 12. Digital Circuit Example 13. Serial Communication 14. Carry Look-Ahead Adders 15. Faster Multiplier 16. Floating-Point Arithmetic 17. Conditional Flag 18. Final Exam.

評量方式與標準平時: 30% 期中考: 35%(Open Book) 期末考: 35%(Open Book)

使用教材、參考書目或其他 【遵守智慧財產權觀念，請使用正版教科書，不得使用非法影印教科書】

使用外文原文書：是
1. Digital Systems Design Using VHDL 2/e, Charles Roth, 2008/2, ISBN：9780495244707, Cengage 2. Digital Systems: Principles and Applications (11/e), Tocci, 2011/11, ISBN-13：9780130387936, Pearson Education 3. Fundamentals of Digital Logic with VHDL Design 3/e , Stephen Brown, 2009/3, ISBN：9780071287654, Mc Graw Hill

課程諮詢管道 [將在線上等同學] Microsoft Teams:星期五 (8:00-12:00)
研究室電話: 28927154 分機 8404
E-mail: hungyuankuo@hotmail.com.tw

課程對應SDGs指標

備註 ●上課方式：遠距上課

●評量方式：
期中考35%、期末考35%採OPENBOOK實體紙筆測驗，若採遠距教學則開啟攝像頭，完成之解答需拍照上傳考卷內容
●補充說明資訊：
講義與課程錄影 Google雲端資料分享: shorturl.at/wSTY8
10/01課程簽到 https://forms.gle/FUcmQTRjE9GZhFJw8
10/08課程簽到 https://forms.gle/9HWspsoQAzGVjpCy7

教師姓名	郭宏源
Email	hykuo@tsint.edu.tw
最後更新時間	2021-10-09 17:56:09
課程大綱	最佳化組合邏輯與循序邏輯之演算法，可規劃邏輯元件，組合邏輯之VLSI設計，使用MSI與標準電路元件設計多層邏輯，使用閘陣列設計，循序邏輯之元件，循序邏輯之分析與合成，StateMachine設計與測試技巧，HDL語法介紹與實務設計。
課程進度	1. Review of Logic Design Fundamentals 2. Combinational Logic 3. CMOS Digital Logic Circuits 4. Mealy/Moore Sequential Circuit Design 5. Equivalent States and Reduction of State Tables 6. Sequential Circuit Timing 7. Programmable Logic Devices(PLD) 8. Field-Programmable Gate Arrays (FPGAs) 9. Midterm Exam. 10. Hardware Description Languages 11. VHDL & Verilog Modules 12. Digital Circuit Example 13. Serial Communication 14. Carry Look-Ahead Adders 15. Faster Multiplier 16. Floating-Point Arithmetic 17. Conditional Flag 18. Final Exam.
評量方式與標準	平時: 30% 期中考: 35%(Open Book) 期末考: 35%(Open Book)
使用教材、參考書目或其他	【遵守智慧財產權觀念，請使用正版教科書，不得使用非法影印教科書】使用外文原文書：是 1. Digital Systems Design Using VHDL 2/e, Charles Roth, 2008/2, ISBN：9780495244707, Cengage 2. Digital Systems: Principles and Applications (11/e), Tocci, 2011/11, ISBN-13：9780130387936, Pearson Education 3. Fundamentals of Digital Logic with VHDL Design 3/e , Stephen Brown, 2009/3, ISBN：9780071287654, Mc Graw Hill
課程諮詢管道	[將在線上等同學] Microsoft Teams:星期五 (8:00-12:00) 研究室電話: 28927154 分機 8404 E-mail: hungyuankuo@hotmail.com.tw
課程對應SDGs指標
備註	●上課方式：遠距上課 ●評量方式：期中考35%、期末考35%採OPENBOOK實體紙筆測驗，若採遠距教學則開啟攝像頭，完成之解答需拍照上傳考卷內容 ●補充說明資訊：講義與課程錄影 Google雲端資料分享: shorturl.at/wSTY8 10/01課程簽到 https://forms.gle/FUcmQTRjE9GZhFJw8 10/08課程簽到 https://forms.gle/9HWspsoQAzGVjpCy7