教學大綱與進度

課程基本資料：

學年期	課號	課程名稱	階段	學分	時數	修	教師	班級	人	撤	備註
112-2	327623	數位邏輯設計實習	1	1.0	3	▲	陳世剛	電機一甲	46	0

教學大綱與進度：

教師姓名	陳世剛　教師諮商時間(Office Hours)
Email	chensg@ntut.edu.tw
最後更新時間	2024-05-23 12:02:15
課程大綱	基本邏輯閘特性、算術演算回路、正反器及其應用回路、 各種同步及非同步計數回路、解碼器及顯示回路。
課程進度	第一週 開學課程及相關規定說明 第二週 軟體簡介及使用 第三週 組合邏輯:同位產生器、多工器 第四週 組合邏輯:七段解碼器 第五週 算數邏輯:半加器、全加器、四位元 加法器、前瞻進位加法器(原第七週課程) 第六週 算數邏輯:半減器、全減器 第七週 配合補休假(停課) 第八週 算數邏輯:乘法器、 VHDL 語法 第九週 順序邏輯:栓鎖器、正反器(原第十週課程) 第十週 配合考場布置(停課) 第十一週 順序邏輯:計數器 第十二週 順序邏輯:暫存器、RAM 第十三週 順序邏輯:狀態機 第十四週 除頻器、位移暫存器、比較器、防彈跳器 第十五週 期末專題題目說明及展示 第十六週 期末專題實作及展示 第十七週 期末專題實作及展示 第十八週 期末專題報告
評量方式與標準	1. 出缺席及上課參與度 (20%) 2. 實作完成-含每週練習題/進階題實作及報告 (40 %) 3. 期末專題製作報告(40 %)
使用教材、參考書目或其他	【遵守智慧財產權觀念，請使用正版教科書，不得使用非法影印教科書】 使用外文原文書：是 1. 上課講義PPT 2. Charles H. Roth, Jr. and Larry L. Kinney, Fundamentals of Logic Design. 7/e, Pearson FT Press, 2020. 3. FPGA/CPLD 數位電路設計入門與實務應用：使用QuartusⅡ(第五版)
課程諮詢管道	1. 課程諮詢請於Office Hour預約時間(Email: chensg@ntut.edu.tw) 2. 316 Lab. TA 3. Google Classroom、北科i學園
延伸教學與資源
課程對應SDGs指標
課程是否導入AI
備註	因應學校教室整修工程施作及和同學討論過後，原先訂在18週之期末專題報告將提供線上報告和實體報告兩種選擇，請同學留意Google Classroom消息、北科i學園及上課通知，謝謝!