教學大綱與進度

課程基本資料：

學年期	課號	課程名稱	階段	學分	時數	修	教師	班級	人	撤	備註
114-1	352206	積體電路分析與模擬	1	3.0	3	★	賴建宏	電子四甲 電子四乙	35	0	電子大四合開

教學大綱與進度：

教師姓名	賴建宏　教師諮商時間(Office Hours)
Email	ee12245@ntut.edu.tw
最後更新時間	2025-05-26 19:39:14
課程大綱	本課程在訓練學生如何使用Verilog來分析、設計與模擬數位IC。目前規劃： 1. Verilog HDL的介紹 2. 數位邏輯與電路原理 3. 微處理機的結構、原理與設計 導入生成式AI礁島如何真實架構出一個Micro-processor
課程進度	This course trains students how to use Verilog to analyze, design and simulate digital ICs. Current plans: 1. Introduction to Verilog HDL 2. Digital logic and circuit principles 3. Structure, principle and design of microprocessor
評量方式與標準	不限年齡與性別，也沒有筆試！期中與期末均須能獨立完成一個數位晶片的設計並模擬呈現出其成果，兩部份各佔50%
使用教材、參考書目或其他	【遵守智慧財產權觀念，請使用正版教科書，不得使用非法影印教科書】 使用外文原文書：是 References: Fundamentals of Digital Logic with Verilog Design FPGA Prototyping with Verilog examples 均已有PDF檔案；另附有一些我自己做的範例程式，屆時上課主要用 : https://edaplayground.com/
課程諮詢管道	ext. 2237
課程對應SDGs指標	SDG5：性別平等（Gender Equality） SDG8：尊嚴就業與經濟發展（Decent Work and Economic Growth） SDG9：產業創新與基礎設施（Industry, Innovation and Infrastructure）
課程是否導入AI	● 使用生成式AI作為教學過程的輔助工具（Use generative AI tools as an aid to the teaching process） ● 鼓勵學生使用生成式AI工具（Encourage students to use generative AI tools） ● 使用生成式AI進行課堂即時互動（Use generative AI for real-time classroom interaction）
備註