教學大綱與進度

課程基本資料：

學年期	課號	課程名稱	階段	學分	時數	修	教師	班級	人	撤	備註
112-2	327649	數位邏輯設計實習	1	1.0	3	▲	吳昭正	電機一丙	42	1

教學大綱與進度：

教師姓名	吳昭正　教師諮商時間(Office Hours)
Email	ccwu@ntut.edu.tw
最後更新時間	2024-05-22 11:02:34
課程大綱	This course aims to study the basis of digital circuit design. The course will begin with number systems and the Boolean algebra. Then, the binary logic gates and the minimization methods, such as Karnaugh Maps and Quine-McCluskey Method will be introduced. Afterwards, we will study combinational circuits such as Adder/Subtractor, Multiplexers, Decoders, and other Programmable Logic Devices. This will be followed by the sequential circuits: latches and flops. Registers and Counters will then be covered. The course will conclude the basic digital design techniques and various topics, including sequential circuit design techniques, state graphs, and future trends.
課程進度	第 1 週: 開學課程及相關規定說明 第 2 週: DE2-70 Quartus II 軟體簡介及使用 第 3 週: 半加器、全加器 第 4 週: 七段解碼、全加減法 第 5 週: VHDL多工器、乘法器 第 6 週: VHDL ROM、乘法器 第 7 週: 正反器、暫存器 第 8 週: 狀態機、RAM 第 9 週: VHDL 計數器、Moore、Mealy狀態機 第 10 週: Moore、Mealy狀態機設計 第 11 週: Reduction of State Tables and Assignments 第 12 週: Comparator、Serial Adder、Parallel Multiplier 第 13 週: 期末專題範例 (I) 第 14 週: 期末專題範例 (II) 第 15 週: 期末專題範例 (III) 第 16 週: 期末專題實做 第 17 週: 期末專題實做 第 18 週: 期末專題展示
評量方式與標準	1. 實作完成-含每週實習實作及作業 (60 %)、 2. 期末專題製作報告 (40 %)。
使用教材、參考書目或其他	【遵守智慧財產權觀念，請使用正版教科書，不得使用非法影印教科書】 使用外文原文書：是 Fundamentals of Logic Design, 7th Edition, by Charles H. Roth, Jr. & Larry L. Kinney, Cengage, 2013.
課程諮詢管道	課程諮商可以透過Googfle Classroom、Email(ccwu@ntut.edu.tw)另行預約時間 第十七、十八週的線上課程將以Google Meet進行，線上會議連結將透過Google Classroom發布。
課程對應SDGs指標
備註