課 程 概 述
Course Description

課程編碼
Course Code
中文課程名稱
Course Name (Chinese)
英文課程名稱
Course Name (English)
總學分數
Credits
總時數
Hours
3603086 高階語言合成電路設計 Circuit Design with High-level Language Synthesis 3.0 3
中文概述
Chinese Description
本課程主要目標在學習以高階語言合成方式來做電路設計,使學生得以經由硬體描述語言的方式來設計各種積體電路架構。其課程內容包含如下: 1、超大型積體電路PLD、FPGA及ASIC介紹 2、各式硬體描述語言介紹 3、系統的模型化技巧 4、模組與輸入輸出通道 5、邏輯閘層次模型 6、資料處理單元模型 7、時序與延遲模型 8、邏輯合成 9、專案計劃實作
英文概述
English Description
This course is concerned with the techniques of IC circuit design using high-level language and such that the students have the ability of VLSI architecture design using HDL. The major topics covered in this course are: 1、Introduction to PLD、FPGA and ASIC design 2、Introduction to hardware description language 3、System modeling 4、Module and port 5、Gate-level modeling 6、Dataflow modeling 7、Timing and delay modeling 8、Logic synthesis 9、Special project implementation

備註:

  1. 本資料係由本校各教學單位、教務處課務組、進修部教務組、進修學院教務組及計網中心所共同提供!
  2. 本資料僅供參考,正式資料仍以教務處、進修部、進修學院所公佈之書面資料為準。